JEDEC应主要制造商的要求放宽HBM4内存厚度在现有键合技术中启用16层堆栈

据报道，JEDEC为HBM4内存参与者提供了放松，可能允许更有效地开发16-Hi设计。JEDEC为三星、SKHynix和Micron等制造商放宽了HBM4厚度阈值，消除了16层堆栈对混合键合技术的需求HBM4是内存领域的下一个重大事件，每个公司都以最有效的方式参与开发这种内存类型，因为它最终将为下一代市场的成功奠定基础。

为了帮助制造商，ZDNet韩国报道称，JEDEC已决定将12层和16层HBM4堆栈的HBM4封装厚度降低至775微米，因为更高的厚度水平会带来复杂性，而且相关需求也备受期待。随着过程。

此外，制造商此前据称会采用混合键合工艺(一种较新的封装技术)来减少封装厚度，因为它使用与板载芯片和晶圆的直接键合。

然而，由于HBM4内存将是一项新技术，预计采用混合键合将导致价格整体上涨，这意味着下一代产品将更加昂贵，但混合键合的使用尚不确定然而，HBM制造商可能会利用JEDEC所做的“放松”。

关于何时可以看到基于HBM4的产品首次亮相，SK海力士计划在2026年之前进行量产，初始样品预计每堆栈容量高达36GB。众所周知，HBM4会在计算性能方面彻底改变人工智能市场，因为该内存类型将通过将逻辑和半导体组合到单个封装中来采用“革命性”板载芯片配置。由于台积电和SK海力士最近结成联盟，HBM和半导体市场预计将在协作环境中发展。