AMDStrix&StrixHaloAPU官方文档据称泄露

一份所谓的“官方”AMD文件泄露了有关AMDZen5驱动的Strix和StrixHaloAPU的信息，泄露了红队下一代移动产品阵容的完整平台细节。

AMDStrix和StrixHaloAPU标志着RyzenMobility系列的重大更新：配备Zen5CPU、RDNA3+iGPU和XDNA2AINPU内核

此次泄密事件来自HKEPC，该公司设法发现了一位名为Izzukias的用户在X上发布的AMD官方文件。最初的帖子已被删除，但科技媒体设法很好地掌握了情况，甚至分享了Strix和StrixHalo系列的规格页面，该系列将采用下一代Zen5CPU、RDNA3+iGPU和XDNA2NPU核心。让我们从完整的细节开始。

AMDStrix(1)APU规格和平台详细信息

首先，我们有AMDStrix(StrixPoint1)系列，它将使用标准单片APU设计。这些芯片将采用台积电4纳米工艺节点制造，并采用最多12核和24线程的SKU。到目前为止，我们已经看到一些工程样品泄漏。

至于缓存，APU将采用12MBL2缓存(每个核心1MB)和24MBL3缓存，其中Zen5C将分为8MB，Zen5核心将分为16MB。该芯片还将配备32KB的L1指令缓存，并增加48KB的L1数据缓存(Zen4上为32KB)。APU将提供16个PCIeGen4通道。

在内存支持方面，RyzenStrixAPU将支持高达LPDDR5-7500和DDR5-5600内存，这是大多数主流笔记本电脑的标准配置。下一代RyzenAI引擎将提供高达50TOPS(XDNA2)。AMD内部似乎将此称为AIE2+或AIEngine2Plus。

在iGPU方面，我们将看到总共8个RDNA3+WGP或16个计算单元。到目前为止，我们在早期样品中已经看到该芯片时钟高达2.6GHz，因此最终的硅片最终可以达到3GHz+左右。这些APU一度被认为将配备16MB的MALL缓存。所有AMDStrixPoint1APU都将围绕FP8插槽进行设计。据悉，StrixAPU系列的TDP为45-65W，可配置至28W。